O grande avanço foi à introdução da arquitetura superescalar, que representa a habilidade do processador em processar duas instruções por ciclo de clock, para que isso seja possível foi introduzido duas unidades de processamento de números inteiros no Pentium, para o processamento de instruções em paralelo, e para permanecer sempre abastecida o cache L1 foi substituído de 8 K para 16 K. A unidade de ponto flutuante (FPU) foi totalmente reescrita para atender à arquitetura superescalar, tendo um desempenho superior.
A família Pentium além de trazer várias alterações em relação aos processadores anteriores foi à arquitetura superescalar contém mais que uma unidade de execução, são os locais ondes o chip processa os dados e instruções para o resto do sistema, a habilidade de executar varias instruções, é pelo fato de possuir duas pipeline que podem ser executadas simultaneamente.
A família Pentium além de trazer várias alterações em relação aos processadores anteriores foi à arquitetura superescalar contém mais que uma unidade de execução, são os locais ondes o chip processa os dados e instruções para o resto do sistema, a habilidade de executar varias instruções, é pelo fato de possuir duas pipeline que podem ser executadas simultaneamente.
1- PREFETCH – Durante o estágio de PF a CPU busca o código da cache de instrução e alinha o código ao byte inicial da próxima instrução a ser decodificada. Isto se fez necessário devido ao fato de que os comprimentos das diversas instruções serem diferentes. Neste estágio há ainda buffers para reterem a linha contendo a instrução que está sendo decodificada e a linha que contém a próxima instrução.
2- FIRST DECODE – no estágio D1 a CPU decodifica a instrução e gera uma palavra de controle. Uma simples palavra de controle executa instruções diretamente; instruções mais complexas requerem sequencia de microcódigo em D1.
3- SECOND DECODE – no estágio D2 a CPU decodifica a palavra de controle provida do estágio D1 para ser usada no estágio E. somando-se a isto, neste estágio ocorre o formação de endereços para a referência de dados em memória.
4- EXECUTE – NO estágio E a CPU também acessa cache de dados ou calcula os resultados na ULA (Unidade Lógica Aritmética), ou outras unidades funcionais necessárias.
5- WRITE BACK – No estágio WB a CPU atualiza os registradores e flags com os resultados das operações. Todas as condições excepcionais deverão ser resolvidas antes de comparado com o PIPELINE implementado no i486, o Pentium integra um hardware adicional em alguns estágios para aumentar a velocidade de execução.
Bibliografia: Trabalho de Arquitetura de computadores, da minha turma do 4° Semestre em sistemas de informação.
Tags
Hardware